# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

### IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 347:JAPIO (c) 1998 JPO & JAPIO. All rts. reserv.

03234830 LIQUID CRYSTAL ELECTRO-OPTICAL DEVICE

PUB. NO.: **02-210330** [JP 2210330 A] PUBLISHED: August 21, 1990 (19900821)

INVENTOR(s): YAMAZAKI SHUNPEI

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD [470730] (A Japanese

Company or Corporation), JP (Japan)

APPL. NO.: 01-326552 [JP 89326552]

FILED: December 15, 1989 (19891215)

INTL CLASS: [5] G02F-001/136; H01L-027/12; H01L-029/784

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 42.2

(ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R004 (PLASMA); R011 (LIQUID CRYSTALS); R096

(ELECTRONIC MATERIALS -- Glass Conductors)

JOURNAL: Section: P, Section No. 1127, Vol. 14, No. 504, Pg. 81,

November 05, 1990 (19901105)

#### **ABSTRACT**

PURPOSE: To provide other insulation gate type semiconductor device and other inverter and resistance on the same substrate by providing one electrode of a liquid crystal display device on an insulation gate type field effect semiconductor device.

CONSTITUTION: On an insulation substrate 1, a first semiconductor (S1)2, an insulation or semi-insulation film 3 of thickness for allowing a tunnel current to flow, a second semiconductor (S2)4, and a third semiconductor (S3)5 having the same conductive type as that of a first semiconductor are laminated. Thereafter, S3 and S2 are eliminated, and also, S1 is formed to an arbitrary prescribed shape, and moreover, thereafter, an insulation film 6 is formed on the whole surface of S1, S2 and S3. Also, an electrode hole 8 and an electrode hole 7 are formed to S1(12) and S3(15), respectively and a metal or a semiconductor layer connected a gate electrode is laminated again. Subsequently, by etching this film, a gate electrode 17 is made, and simultaneously, wiring is executed closely on the surface of the substrate or the insulator 6 to a field effect semiconductor device (IGF), a capacitor and a resistance of the other part through the electrode holes from S1 and S3. In such a way, plural pieces of IGFs, resistances and capacitors can be made on the substrate, especially, the insulation substrate 1.

19日本国特許庁(JP)

⑩ 特許 出頭 公開

### ◎ 公 開 特 許 公 報 (A) 平2−210330

Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)8月21日

G 02 F 1/136 H 01 L 27/12 29/784

500 A 7370-2H 7514-5F

8624-5F

H 01 L 29/78

311 V

審査請求 有

発明の数 1 (全7頁)

会発明の名称

液晶電気光学装置

②特 頭 平1-326552

**20**出 顧 昭56(1981)1月9日

◎特 願 昭56-1768の分割

②発 明 者

山崎

舞 平

神奈川県厚木市長谷398番地 株式会社半導体エネルギー

研究所内

勿出 願 人 株式会社半導体エネル

神奈川県厚木市長谷398番地

ギー研究所

明 钿 書

1. 発明の名称

液晶電気光学装置

2.特許請求の範囲

1. 絶縁ゲイト型電界効果半導体装置に対して液 晶表示装置と電荷蓄積用キャパシタとが並列に 接続された構造であって、前記絶縁ゲイト型電 界効果半導体装置上に前記液晶表示装置の一方 の電極が設けられたことを特徴とする液晶電気 光学装置。

2.特許請求の範囲第1項において、液晶表示装置の一方の電極は、絶縁ゲイト型電界効果半導体装置へ光が照射されないように設けられたことを特徴とする液晶電気光学装置。

3.発明の詳細な説明

本発明は基板上にたてチャネル型の積層型の地 緑ゲイト型半導体装置を設けた液晶電気光学装置 に関する。

さらに本発明は基板上の積層型の絶縁ゲイト型 電界効果半導体装置のソースまたはドレインに連 結してキャパシタを有せしめた複合半導体装置を 設けた液晶電気光学装置に関する。

本発明はかかる複合半導体装置をマトリックス 構造に基板上に設け、液晶表示型のディスプレイ 装置を設けることを特徴としている。

この液晶表示部はその等価回路としてキャパシ

タ (以下 C という) にて示すことができる。この ため I G F と C とを例えば 2 × 2 のマトリックス 構成(40)せしめたものを第 1 図に示す。

第1図においてマトリックス(40)はひとつの IGF(10)とひとつのC(31)によりひとつの経業を構成させている。これを行に(51)、(51')とピット線に連結し、他方ゲイトを連結して列(41)、(41')を設けたものである。

すると、例えば(51)、(41)を\*1\*とし、(51\*)、(4 l')を\*0\*とすると(1.1) 番地のみを選択してオンとし、電気的にC(31)として等価的に示される液晶表示を選択的にオン状態にすることができる。本発明は同一基板上にデコーダ、ドライバーを構成せしめるため、他の絶縁ゲイト型半導体装置(5 0)および他のインバータ(60)、抵抗(70)を同一基板上に設けることを目的としている。

かくすることにより本発明をその設計仕様に基づいて組合わせることによりブラウン管に代わる 平面テレビ用の固体表示装置を作ることができた。 さらにカリキュレータ用の表示装置は10°~10°

非晶質(アモルファス)または半非晶質(セミアモルファス)構造の珪素半導体を用いている。本発明においてはセミアモルファス半導体(以下SASという)を中心として示す。このSASに関して本発明人の発明になる特許願例えば特願昭55-143885(55.10.15出願)(セミアモルファス半導体)、特顧昭55-122786(55.9.4出願)(半導体装置)、特顧昭55-026388(55.3.3出願)(セミアモルファス半導体)にその詳細な実施例が示されている。

さらに第2図においてフォトリソグラフィー技術によりS3を選択的に除去し、さらにこのS3・をマスクとしてS2を除去した。このフォトエッチングの終点をみるため絶縁または半絶縁膜(以下単に絶縁膜という)(13)は窒化珪素をして設けた。

さらにその厚さは5~30人のうすさであり、第 1の半導体をプラズマ照射にされたアンモニア雰 囲気にさらすことにより成就した。次にこの絶縁 腰(13)を化学的に除去した後第2図(B)を得た。

このS3の上にこの後に形成された絶縁膜をさ

ケの終素を累いればよく、TV用には10 <sup>4</sup>~10 <sup>3</sup>個例えば25×10 <sup>3</sup> 個の絵素を同一基板に設け、かつその周辺に必要なデコーダおよびドライバーを同時に形成させたIGF、インバータ、抵抗を用いて作ればよいことがわかる。

本発明にかかるシステムを作るために必要な積 層型のIGFおよびそれに液晶表示部を連結させ た絵素に関するものである。

第2図は本発明の積層型IGFのたての断面図およびその製造工程を示したものである。

図面において絶縁基板例えばガラスまたはアルミナ基板上にP・またはN・型の導電型を有する第1の半導体(2)(以下単にS1という)トンネル電流を流しうる厚さの絶縁または半絶縁膜(3)第2の真性またはNまたはP型の半導体(4)(以下単にS2という)。第1の半導体と同一導電型を有する第3の半導体(5)(以下単にS3という)を積層して設けた。

この半導体は基板上にシランのグロー放電法を 利用して室温~500 ての温度にて設けたもので、

らに厚く作るため、あらかじめLPCVD法(減 圧気相法)により0.3~1μの厚さに酸化珪素膜 を形成しておいてもよい。またこのS3上にΜο、 Wを0.2~0.5μさらにその上にSiΟ:を0.3~1 μとさせてS3の導電率を向上させることはマト リックス化に有効であった。

また第2図(B) において側面は基板(I)表面上に 垂直に形成してもよいが、台形上にテーパエッチ をしてさらに積層されるゲイト電極の段差部での 段切を除去することは効果的であった。

さらに第2図(C) に示される如く、フォトリソグラフィー技術によりS1を任意の所定形状を形成した。図面ではこのため(11)にて基板表面が露光させた。

さらにこの後このS1、S2、S3の表面全体に地縁膜(6)を形成した。この地縁膜は13.56MB2~2.45GBz の周波数の電磁エネルギにより活性化して酸素または酸素と水素との混合気体雰囲気に100~700℃に浸して酸化して形成した。

さらにLPCVD法により窒化珪素またはリン

ガラスを形成させた多層構造としてもよい。

するとS 2 (14)の側周辺にはゲイト絶縁物(16) としてこの絶縁物(16)が形成され、S 1 、S 3 の 表面はアイソレイション用被膜として形成させる ことができた。

さらに(D) に示される如く、第3のフォトリソグラフィー技術によりS1(12)に対し電極穴(B)をS3(15)に対し電極穴(T)を形成しゲイト電極に連結する金属または半導体層を再度積層した。

次に第4のフォトリソグラフィー技術によりこの膜を選択的にエッチングして、ゲイト電優(17)をゲイト地縁物(16)、(16')と2方向に設けて作り、同時にS1(12)、S3(15)より電極穴を介して他部のIGF、キャパシタ、抵抗へ基板表面または絶縁物(6)上に密接して配線させた。

第2図(D)のたて断面図のA-A'を捜方向より みると第2図(E) として示すことができる。番号 はそれぞれ対応させている。

本発明の半導体は主としてSASを用い、その 中の不対結合手の中和用に水素を用いており、か

~ 100cm \* V/Sと1/5~1/100である。しかしそれに アモルファス珪素が電子0.1 ~ 10cm \* V/S、ホール は0.01cm \* V/S以下に比べて10~10 \* 倍も長いこと を考えると、本発明の半導体装置にマイクロクリ スタル構造を有するSASを用いたことはきわめ て重要なことである。

さらに本発明のIGFにおいて、電子移動度がホールに比べて単結晶の3倍よりも大きく5~100倍もあるためNチャネル型とするのがきわめて好ましかった。

そのためS2には不純物を表面部に添加しない 真性半導体はN・型であるためこれをP型として 用いた。

第3図は他の本発明のIGFのたて断面図およびその製造工程を示したものである。

第3図(A) において基板(I)上にSASの珪素膜をS1(2)として形成させた。さらにフェトリソグラフィー技術により選択エッチングを行ない、基板(I)の一部(II)を露呈させた。

次にこのSASを結晶化するための光(レーザ

つ基板と半導体、電極リードが異種材料であり、 それらの無影張によるストレスを少なくするため、 すべての処理を300~600で以下好ましくは300で 以下でするとよかった。

またゲイト電極(17)をS1、S3と同一導電型の半導体およびそれにMo等の金属を二重構造とした多層配線構造でもよい。

かくしてソースまたはドレインをS1(12)、チャネル形成領域(9)、(9')を有するS2(14)、ドレインまたはソースをS3(15)により形成せしめ、チャネル形成領域側面にはゲイト絶縁物(16)、(16') その外側面にゲイト電極(17)を設けた積層型のIGF(10)を作ることができた。

この発明においてチャネル县S 2 (14) の厚さで 決められ、ここでは $0.05\sim0.5~\mu$  とした。それは S A S の移動度が単結晶とは異なりその $1/5~\sim1/100$  しかないため、チャネル县を短くして 1 G F としての特性を助長させることにある。

SASは電子のパルク移動度が100~500cm<sup>\*</sup>V/S と1/3 ~1/10であるのに対し、ホールのそれは5

) アニール、熱アニールまたはこれらを併用して このSASを単結晶または多結晶構造に変成させ た。加熱温度は基板材料での熱ストレスを防ぐた め、700で以下にさせた。

このS1(2)は基本的にはS2、S3とエッチングレートが変わればよい。このためS1はPまたはN型の酸素または窒素が添加されてSi O2-x(0.5<x<2)、Si xN-x(1<x<4)の化学量論を有する真性または半絶縁性を有する半導体であってもよい。

第3図(B) に示す如く、この後この上面にS2(4)を真性、N-またはP型でさらにS1と同一の導電型にS3(5)をPまたはN型に積層して同一反応炉により形成せしめた。

さらに第3図(C) に示す如く、このS2(4)、S 3(5)を機略同一形状に選択的に他部を除去して形成し、S2(14)、S3(15)をS1(12)上に設けた。この後このS1、S2、S3上表面を酸化して絶縁膜(6)として設けた。この時S2(14)の側周辺はゲィト絶縁膜(16)として設けられ、他部はアイソ

レイション膜として設けた。

次に第3のフォトリソグラフィー技術を用いて電極穴またはコンタクト部(7)。(8)を用いてその全上表面に半導体または導体の膜を設けた。この膜を第4のフォトリソグラフィー技術により選択的に除去してS1(12)にはその他部への連続電極リード(22)を、S3(15)にはコンタクト(7)を介して同様の電極、リードを設け、またS2(14)の側面辺のチャネル形成領域(9)。(9')の側面のゲイト電極(16)。(16')上にはゲイト電極(17)を構成した。

このようにしてソースまたはドレインをS1(12)によりチャネル形成領域(9).(9')をS2(14)により、ドレインまたはソースをS3(15)により構成せしめた。ゲイトはゲイト絶縁物(16).(16')とゲイト電極を\*1\*、ソースまたはドレインを\*1\*とすると、チャネル形成領域を電流が流れオン状態を、またそれぞれが一方または双方が\*0\*ならばオフ状態を作ることができた。

\*1\*はNチャネル型IGFでは正の0.5~10Vの

て複合化すればよく、入力部はゲイト電極(17)に 対応して設ければよい。

第4図(A) は他の本発明のたて断面図を示したものである。すなわち基板(I)にS1(12)、S2(14)、S3(15)およびゲイト部がゲイト絶縁物(16)、ゲイト電極(17)によりなっているIGF(10)と、S1(12)でかつ電気系に連結した他部はキャパシタの一方の電極(32)を有し、かつこの他部は、カウンの一方の電極(32)をも構成させている。すなわちS1はふたつのキャパシタの一方の電極となってそのひとつのキャパシタは蓄積容量を大きくとり液晶表示の表示時間を長くするために用いられている。

すなわち第1図において特定のIGFがオン状態となる時間が10~100 n秒であっても、液晶パネルとキャパシタが並列に接続されているため液晶表示はその表示が1~1000m秒も有するいわゆる残光特性をもたしめることができた。このため蓄積(ストーレイジ キャパシタ)が大きいと例えばTVのブラウン管に対応する平面パネルでの

電流を、\*0\* は 0 V またはスレッシュホルト電圧 以下の電流を意味する。

Pチャネル型のICFはその電極の極性を変えればよい。これらの論理系は第1図、第2図においてもまた以下の第3図または本発明の実施例に 」おいても同様である。

また第1図の抵抗(70)は第2図(D)、(E) および第3図(D) においてゲイトに加える電圧に無関係にS2のベルク成分の抵抗率で決められる。すなわちゲイト電極を設けない状態でS1、S2、S3を積層すればよい。またこの抵抗値はS2の抵抗率とその厚さ、基板上にしめる面積で設計仕様に従って決めればよい。

第1図のインバータ(60)においてドライバー(61)は第2図、第3図(D) とし、さらにそのロード(64)はS3(15)、S1(12)の一方とゲイト電極(17)との連結させるエンヘンスメント型またはディブレッション型のIGFとした。

さらにこのインパータ(60)の出力は(62)よりなり、この基板上に離間して2つのIGFを積層し

表示があざやかになり、かつ絵素の数が10°~10°ケになり、それらをデジタル的にスキャンしていても他の絵素に"0°、"1°を表示しつづけることが可能になる。この蓄積容量の有効性は絵素の数が10ケ以上になった際見ている人に目のつかれを覚えさせないために有効である。

またこの蓄積容量のキャパシタはゲイト絶縁物 (16) と同一材料としたことにより、同一バッジ式 に何らかの新たな工程を必要とせず作ることができた。しかしこの容量を小面積で増加するため、酸化珪素ではなく窒化珪素、酸化タンタルその他強誘電体を用いてもよい。

本発明における S. I. (12) に電気的に接続されている他の電極(32) は電極穴(25) を介して設けられている。これら I. G. F. (10) 上にポリイミドまたはP. I. Q. 等の層間地縁物を 1 ~ 3 μの厚さに設け、それを選択的にフォトリングラフィー技術により設ければよい。この電極(32) がひとつの絵素の大きさを決定する。カリキュリータ等においては0. 1~5 = ■ Ø またはく形を有している。しかし第 1

図の如き走査型の方式において、1~50 μロをマトリックス状として500×500とした。液晶表示部(31)はこの基板上に半導体装置電極を設けた一方の極と他方を「TO等の透明電極(27)を有するがラス板(28)とを1~20 μmの間げきを有せしめて対応させそこに例えばネマチック型の液晶(26)を注入して設けた。

またディスプレーをカラー表示してもよい。さらに例えばこれらの絵素が三重に重ね合わされてもよい。そして赤緑青の3つの要素を交互に配列せしめればよい。

第4図(A) が蓄積キャパシタと液晶キャパシタで等価回路にて示される液晶とを並列に連結して設けたのに対し、第4図(B) は直列に設けたものである。

すなわちS 1 (12) に電気的に連結した一方の電 極(22) 上に誘電膜(23)、他方の電極(24)、さらに この電極(24) に連結した第 2 の液晶キャパシタ(3 1) の一方の電極(32) が開口(25) を介して連結して おり、この電極(32)に対応して透明電極による対

と単結晶との中間構造であって、かつ600 でまで の熱エネルギに対して安定なことは本発明の他の 特徴である。

さらに本発明においてICFとしての特性はSASの特性にかんがみ、そのスレッシュホールト 電圧(Vrm)は例えばドープをイオン注入法で行なうのではなく、S2に添加する不純物の添加量 と加える高周波パワーにより制御する点も特徴で 抗電碼 (27) が液晶 (26) の誘電体をはさんで設けられている。

第4図(A)(B)で明らかな如く、本発明は基板(I)上に複数のIGFキャパンタ、抵抗または同時にサンドウイッチ構造として液晶表示の平面パネルを設けたことを特徴としている。

さらに図面より明らかな如く、上方よりの光照射に対して、IGF(10)に光が照射して"0" 状態の時リークしてしまうことを防止するためこれを上方よりおおい、絵葉の一方の電極(32)を設けていることを他の特徴としている。

加えて従来と異なり、絶縁基板上に完全に他の 絵素とアイソレイトしてIGFを積層型に設けて いることはきわめて大きな特徴であり、特にこの 全行程を600で以下特に300で以下の温度で作るこ とが可能であることは、このパネルが大面積とし ても熱歪の影響を受けにくいという大きな特徴を 有している。

加えて本発明に用いた半導体は非単結晶構造を 中心としており、特にSASというアモルファス

ある.

そのため耐圧20~30  $\vee$ 、 $\vee_{\tau x} = -4 \sim 4$   $\vee$  を  $\pm$  0. 2  $\vee$  の範囲で制御できた。さらに周波数特性がチャネル長が $0.1 \sim 1$   $\mu$  のマイクロチャネルのため、これまでの単結晶型の絶縁ゲイト型半導体装置の1/5  $\sim 1/50$  を非単結晶半導体を用いたのにもかかわらず得ることができた。

また逆方向リークではあるが、第1図に示すようなS1とS2との間に窒化珪素を10~40人の厚さに挿入することによりこのN・P接合またはP・N接合のリークは逆方向に10 Vを加えても10mA以下であった。これは単結晶の逆方向リークに匹敵する好ましいものであった。

またS1に例えば酸素を10~30モル%添加すると、第3図に示した構造においては同様に逆方向にリークが少なく、無添加の場合に比べて1/10~1/10倍もリークが少なかった。このリークが少ないことが第1図のマトリックス構造を実施する時きわめて有効であることは当然である。

さらにこの逆方向リークはこの積層型のS1、

S 2、S 3をともにアモルファス珪素の半導体のみで作った場合、逆方向バイアスを10 V 加えると1 m A 以上あったが、これを S A S とすると 5 ~ 50 n A にまで下がった。それは S 1、S 3 の P または N 型の半導体における B、P の不純物が置換型に配位し、そのイオン化率が単結晶と同じく 4 N 以上となったことおよびその活性化エネルギもアモルファスの場合の0.2~0.3 e V より0.005 ~ 0.001 e V と小さくなったことにある。

このため一度配位した不純物が積層中にアウト ディフュージョンせず結果として接合がきれいに できたことによる。

すなわち本発明は積層型IGFであること、そこに非単結晶半導体を用いたこと、特にSASを用いたこと、さらにS1とS2の間の接合を明確にするためS1に酸化窒素を同時に添加し主にエネルギバンド巾として逆耐圧を上げたこと、または絶縁または半絶縁膜を介在させたSIS接合としたことを特徴としている。

さらにかかる積層型のIGFのだめ従来のよう

に高精度のフォトリソグラフィー技術を用いることなく、基板特に絶疑基板上に複数個のIGF、 抵抗、キャパシタを作ることが可能になった。そ して液晶表示ディスプレーにまで発展させること が可能となった。

本発明における半導体は珪素、絶縁体は酸化珪素または窒化珪素を用いた。しかし半導体としてゲルマニューム、InP、BP、GaAs等を用いてもよい。また非単結晶半導体ではなく単結晶半導体を、またSASではなくその結晶粒径の大きな多結晶半導体であってもよいことはいうまでもない。

#### 4. 図面の簡単な説明

第1 図は本発明による液晶電気光学装置に用いる絶縁ゲイト型半導体装置、インバータ抵抗、キャパシタまたは絶縁ゲイト型半導体装置とキャパシタとを詮索としたマトリックス構造の等価回路を示す。

第2 図、第3 図は本発明による液晶電気光学装置に用いる積層型絶縁ゲイト型半導体装置の工程


を示すたて断面図である。

第4図は本発明の積層型絶縁ゲイト型半導体装置とキャパシタまたは液晶とを一体化した平面ディスプレーを示す複合半導体のたで断面図である。


特許出願人


株式会社半導体エネルギー研究所 代表者 山 崎 舜 平







第 / 図











第 3 図

